EXOSTIV波形调试器为FPGA提供创新型调试的实例分析，相信很多没有经验的人对此束手无策，为此本文总结了问题出现的原因和解决方法，通过这篇文章希望你能解决这个问题。
我们提供的服务有：网站设计、成都网站设计、微信公众号开发、网站优化、网站认证、翼城ssl等。为上1000+企事业单位解决了网站和推广的问题。提供周到的售前咨询和贴心的售后服务，是有科学管理、有技术的翼城网站制作公司
FPGA调试是电子系统设计中不可或缺的重要环节，流程涉及多种技术、工具，而工程师的关键工作在于选择正确的技术以更高效实现项目目标。随着FPGA设计的功能趋于复杂，规模逐渐变大，传统的调试手段有着透视性差，无法调试内部信号，调试速度慢等缺陷，已无法满足现阶段的需求，因此寻找一种更为高效适配的调试手段成为了FPGA开发者们的迫切需求。
EXOSTIV波形调试器。它提供类似模拟器的可见性 - 比基于JTAG的工具高出200,000倍 - 为标准和定制的FPGA板快速调试周转时间。
EXOSTIV调试系统部件
对比传统调试手段
EXOSTIV波形调试器可提升FPGA可视性20万倍，它利用FPGA芯片的多个Gbit收发接口将记录的波形数据存储到FPGA外的设备中，其数据收集并不占用FPGA芯片本身的资源。该波形调试器目前最大可以存储8GB的调试数据，支持同时持续记录32768个内部信号，硬件加速测试工具读取和显示大规模的数字和模拟波形数据。
· Xilinx版支持Zynq、7系列和UltraScale(+)系列
· Intel版本支持10系列 Cyclone V和Stratix V系列
· 需要使用FPGA厂商软件对IP进行综合
· 最高4x12.5 Gbps MGT 连接
· MYRIAD波形查看器（TB级）
EXOSTIV 调试系统
EXOSTIV Probe 和连接线
· 建立IP核与调试器的链接：可设置芯片类型，
链接方式 （HDMI或SFP）等；
· 设置捕获单元：配置需要采集的信号及其触发
条件；
· 生成IP核并注入至设计：根据前两步的配置会
生成IP核，调试器会将IP核注入设计，根据IP
核中的设置开始捕获信号；
· 配置条件并运行：完成IP核生成后，用户依然
可以对捕获单元进行一部分的修改， 例如触发
条件，触发位置等；
· 读取图像并调试：采集后的数据通过高速串口
存储到 Probe中，在波形调试界面可查看并存
储波形。
EXOSTIV工作原理图
波形调试界面
· SFP/SFP+/QSFP/QSP+接口；
· HDMI接口，或Micro-HDMI连接器；
· 连接到FMC，可使用FMC to HDMI、FMC to
SFP/QSFP模块适配器。
支持芯片及平台
我们看到现在很多新兴行业，比如云计算、5G通信、人工智能（AI）、机器学习、自动驾驶等应用场景都需要强大的计算能力来支持，因此FPGA正大量被使用在各个领域，在设计趋于复杂的同时，它们也占用了更多的逻辑资源，信号量也呈现指数级别的增加，EXOSTIV 的出现提供了更强大的信号可视化能力，毫无疑问的方便了电子工程师们的调试工作，更快的将FPGA设计方案交付。
看完上述内容，你们掌握EXOSTIV波形调试器为FPGA提供创新型调试的实例分析的方法了吗？如果还想学到更多技能或想了解更多相关内容，欢迎关注创新互联行业资讯频道，感谢各位的阅读！